高速并行Reed-Solomon编解码器

• 作者: 聂雅琴 蒋燕妮 谭丹
• 来源期刊: 国外电子元器件
• 学科: 工学
• 关键词: 编码器 差错 控制/解码器 多路复用 现场可编程门阵列
• 年，卷（期）: 2008,（12）
• 所属期刊栏目: 计算机应用
• 页码范围: 35-36
• 页数: 2页
• 分类号: TN762|TN764
• 字数: 2088字
• 语种: 中文

摘要

采用多路复用流水线的思想,设计基于FPGA仿真测试的RS编解码的改进IBM算法,使用Verilog硬件编程语言实现,进一步提高RS编解码器的运行速度及纠错能力,扩大应用范围.系统设计的时序仿真表明解码器8路复用后的数据率高达116.65 b/s,最大纠错能力为7字节/204字节,达到良好效果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谭丹	武汉大学电子信息学院	3	8	2.0	2.0
2	聂雅琴	武汉大学电子信息学院	1	4	1.0	1.0
3	蒋燕妮	武汉大学电子信息学院	1	4	1.0	1.0