高速整数开方电路的流水线设计

• 作者: 朱维乐 杨刚 钱贵锁 陈伟
• 来源期刊: 电子科技大学学报
• 学科: 工学
• 关键词: 进位保存加法器 现场可编程门阵列 流水线结构 平方根
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 通信与信息工程
• 页码范围: 229-231
• 页数: 3页
• 分类号: TN47
• 字数: 1087字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-0548.2008.02.019

摘要

对一个位宽为32位整数的开方硬件电路的结构进行设计,介绍了应用流水线技术设计了一个高速求平方根电路,考虑FPGA的内部结构,对采用流水线技术之后占用的硬件资源进行了分析.提出了利用流水线实现开方问题的新算法,在一个时钟周期内对32位整数进行处理,计算出相应的平方根和余数并送出,在算法上具有精度高、速度快、易实现等优点.与传统的算法相比,它完全避免了除法的迭代,从而开方速度提高了一倍左右.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈伟	电子科技大学电子工程学院	68	288	8.0	12.0
2	朱维乐	电子科技大学电子工程学院	124	708	13.0	21.0
3	钱贵锁	电子科技大学电子工程学院	1	3	1.0	1.0
4	杨刚		1	3	1.0	1.0