基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文研究了一种构造奇偶校验矩阵H的新方法,通过这种方法构造的H不含有短长度的圈。本文同时提出了一种相对高效的LDPC码的编码方法,这种基于循环移位矩阵的准循环LDPC码的设计方法既有较好的性能又有实际应用中可接受的编码复杂度。整个设计使用Verilog语言描述,并在Altera公司的Stratix器件上实现验证。
推荐文章
一种LDPC码编码器设计方案的研究
LDPC码
编码器
奇偶校验矩阵
设计
DVB-S2中LDPC码编码器的FPGA设计与实现
DVB-S2
LDPC码
FPGA
编码器
基于FPGA的移动通信中卷积码编码器设计
卷积码
编码器
现场可编程门阵列
VHDL
一种输出格式可控的多码率LDPC编码器实现
输出格式可控
多码率LDPC码
DTMB
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种Idpc码的构造及其编码器的FPGA实现
来源期刊 重庆通信业 学科 工学
关键词 LDPC码 纠错 VERILOG 编码器 FPGA
年,卷(期) 2008,(5) 所属期刊栏目
研究方向 页码范围 60-64
页数 5页 分类号 TN762
字数 语种
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
LDPC码
纠错
VERILOG
编码器
FPGA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
重庆通信业
双月刊
重庆市渝中区渝州路188号
出版文献量(篇)
4440
总下载数(次)
12
总被引数(次)
0
论文1v1指导