System Verilog语言在数字系统设计中的应用

• 作者: 刘钊远 闫沫
• 来源期刊: 微电子学与计算机
• 关键词: Systtm Verilog 系统芯片 电子系统级 HDB3编码
• 年，卷（期）: 2008,（6）
• 页码范围: 127-131,136
• 页数: 6页
• 分类号: TN492
• 语种: 中文

摘要

使用Verilog进行数字系统设计时会出现对电路结构描述不够简洁、精确的问题.对IEEE的新标准System Verilog硬件描述语言进行了研究,通过比较两种语言的关键语法结构,分析了上述问题产生的原因和采用System Verilog语言的解决方法.最后,以HDB3编码电路设计为例,给出采用System Verilog语言进行设计、仿真和综合的结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	闫沫	西安建筑科技大学机电工程学院	21	126	5.0	10.0
2	刘钊远	西安邮电学院专用集成电路中心	29	156	6.0	11.0