32位RISC处理器中系统控制协处理器的设计与实现

• 作者: 李东生 李军强 李奕磊
• 来源期刊: 电子测试
• 学科: 工学
• 关键词: 系统控制协处理器 RISC处理器 中断例外处理 存储管理
• 年，卷（期）: 2009,（4）
• 所属期刊栏目: 测试工具与解决方案
• 页码范围: 77-81
• 页数: 5页
• 分类号: TP302.2
• 字数: 2327字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2009.04.018

摘要

介绍了基于MIPS体系结构的系统控制协处理器设计与实现,整体结构主要包括翻译后援缓冲器、协处理器控制单元、中断例外管理单元以及协处理器寄存器单元.设计使用可综合的Verilog HDL语言描述,采用Altera公司的QuartusⅡ7.2开发软件及该公司的StratixⅡFPGA器件验证实现,并主要完成了协处理器寄存器的读/写,虚拟/物理地址的转换,以及对RISC处理器的中断例外控制等功能,同时通过仿真验证其功能的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李东生	合肥电子工程学院工程实验中心	10	44	4.0	6.0
2	李奕磊	合肥电子工程学院工程实验中心	1	3	1.0	1.0
3	李军强	合肥电子工程学院工程实验中心	1	3	1.0	1.0