Path-Based静态时序分析方法

• 作者: 林正浩 聂笔剑
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: STA BCWC OCV CPPR 时序约束
• 年，卷（期）: 2009,（2）
• 所属期刊栏目: 纳米、固态及真空电子器件
• 页码范围: 300-305
• 页数: 6页
• 分类号: TN304.02
• 字数: 3032字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2009.02.016

摘要

随着半导体特征工艺尺寸的缩小,IC芯片的物理参数和电学参数的波动越来越明显,特别是在高速芯片的设计中,那些满足简单功能性验证的芯片,就有可能由于时序的不满足导致厂商莫大的损失.重点在于给芯片设计者一个简要的静态时序分析(Static Timing Analysis简称STA)的概况.通过一个简单的例子,主要阐述了:面对伴随着半导体工艺特征尺寸缩小而来的时序问题,STA各自不同的分析算法及其对分析结果的影响;以及真正设计过程中如何借助EDA工具与约束文件实现这样的算法.期望给予所有的IC设计者关于STA的一个大致了解.使得其在整个设计过程中都能够考虑到时序问题.并且使用合适的分析算法,从而有效提高芯片的良率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林正浩	同济大学软件工程系	23	284	9.0	16.0
2	聂笔剑	同济大学软件工程系	1	2	1.0	1.0