ASIC设计中的静态时序分析技术

• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 建立时间 保持时间 时滞时间 静态时序分析
• 年，卷（期）: 2005,（10）
• 所属期刊栏目: 电路设计与制造
• 页码范围: 32-34
• 页数: 3页
• 分类号: TN492
• 字数: 1703字
• 语种: 中文

摘要

随着工艺线宽的减小,时序问题开始主导集成电路设计.为了解决全芯片的互连延时,需要全芯片分析和优化.PrimeTime是Synopsys公司全芯片和门级静态时序分析工具.PrimeTime用来分析大型同步数字专用集成电路.静态时序分析是一种彻底的分析、调试、验证设计的方法.