静态时序分析在深亚微米ASIC设计中的应用

• 作者: 刘三清 吴丹 徐维锋 邹雪城
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: 深亚微米 静态时序分析 时序约束
• 年，卷（期）: 2004,（2）
• 页码范围: 13-16,71
• 页数: 5页
• 分类号: TP331
• 字数: 3351字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2004.02.003

摘要

作为分析和验证电路时序行为的新手段,静态时序分析(STA)技术以其无需仿真、快速、占用内存少以及测试覆盖面全等优点越来越多的应用于现代深亚微来ASIC设计中.本文在介绍了STA基本概念的基础上,以SDH系统中8/16/32路E1映射(E1 mapper)芯片设计为例,对STA在设计中的具体应用及注意事项进行了详细说明.结果表明,我们所采用的STA技术在设计的各阶段均很好的满足了电路的时序要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邹雪城	华中科技大学电子科学与技术系	310	2261	21.0	31.0
5	刘三清	华中科技大学电子科学与技术系	31	279	10.0	15.0
6	吴丹	华中科技大学电子科学与技术系	52	266	10.0	14.0
7	徐维锋		2	31	2.0	2.0