可变性能位同步电路的设计及其实现

• 作者: 张水英 杜晶晶 金学波
• 来源期刊: 浙江理工大学学报
• 学科: 工学
• 关键词: 位同步电路 数字锁相 最大相位误差 同步建立时间 FPGA
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: 机电与信息科技
• 页码范围: 734-737
• 页数: 4页
• 分类号: TN911.8
• 字数: 1642字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-3851.2009.05.016

摘要

介绍了传统的数字锁相环提取位同步信号的原理,提出了一种改进的可变性能位同步电路FPGA实现方法,该方法首先通过相位比较器得到接收码元序列与本地位同步信号之间的相位差,根据相位差来控制K计数器的计数,由计数器去控制减加脉冲数.通过设置计数器的K值,可改变电路的最大相位误差及同步建立时间等性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	金学波	浙江理工大学信息电子学院	25	80	5.0	7.0
2	张水英	浙江理工大学信息电子学院	17	33	3.0	4.0
3	杜晶晶	浙江理工大学信息电子学院	10	20	3.0	4.0