一种容软错误的BIST结构

• 作者: 孙科 梁华国 詹文法 陈田 黄正峰
• 来源期刊: 计算机辅助设计与图形学学报
• 学科: 工学
• 关键词: 软错误 并发内建逻辑块观察器 功能复用 C单元
• 年，卷（期）: 2009,（1）
• 所属期刊栏目: VLSI设计与测试及电子设计自动化
• 页码范围: 33-36,43
• 页数: 5页
• 分类号: TP391.76
• 字数: 3174字
• 语种: 中文

摘要

针对深亚微米工艺下瞬态故障引发的软错误可能成为芯片失效的重要原因,提出一种容软错误的BIST结构--FT-CBILBO.该结构对并发内建逻辑块观察器进行改进,通过对多输入特征寄存器进行功能复用,构建双模冗余的容错微结构,并且能有效地降低开销;在触发器输出端插入C单元,可有效地针对单事件翻转进行防护,阻塞瞬态故障引发的软错误.在UMC 0.18μm工艺下的实验结果表明,FT-CBILBO面积开销为28.37%～33.29%,性能开销为4.99%～18.20%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	詹文法	合肥工业大学计算机与信息学院	15	205	8.0	14.0
2	梁华国	合肥工业大学计算机与信息学院	192	1611	19.0	30.0
3	黄正峰	合肥工业大学计算机与信息学院	101	590	14.0	19.0
4	陈田	合肥工业大学计算机与信息学院	18	99	7.0	9.0
5	孙科	合肥工业大学计算机与信息学院	2	20	2.0	2.0