多核多线程处理器二级Cache预取结构的设计

• 作者: 杨可 樊晓桠 王党辉
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 混合预取 多核多线程 二级Cache 命中率
• 年，卷（期）: 2009,（10）
• 所属期刊栏目: 研发、设计、测试
• 页码范围: 69-71,91
• 页数: 4页
• 分类号: TP303
• 字数: 3450字
• 语种: 中文
• DOI: 10.3778/j.issn.1002-8331.2009.10.021

摘要

合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法.针对现有的多核多线程处理器,讨论了二级Cache的混合预取结构设计方案.通过详细设计和仿真分析,结果表明混合预取结构可有效提高处理器的整体性能.特别是采用不命中混合预取结构的二级Cache性能更佳,适合满足此类结构的多核多线程处理器需求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	樊晓桠	西北工业大学航空微电子中心	170	1393	17.0	29.0
2	王党辉	西北工业大学航空微电子中心	31	94	5.0	7.0
3	杨可	西北工业大学航空微电子中心	2	15	2.0	2.0