MELP解码器系统的FPGA实现

• 作者: 杨帆 郭立 韩琼磊 高路
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 混合激励线性预测 实时 流水线 IP模块
• 年，卷（期）: 2009,（9）
• 所属期刊栏目: 研发、设计、测试
• 页码范围: 74-76
• 页数: 3页
• 分类号: TP311
• 字数: 2427字
• 语种: 中文
• DOI: 10.3778/j.issn.1002-8331.2009.09.021

摘要

低比特率混合激励线性预测(MELP)算法的复杂性使得MELP声码器系统的实时实现比较困难.根据MELP声码器的算法,提出了一种新的基于现场可编程门阵列(FPGA)实现整个解码器系统的单片方案,并在FPGA平台上完成了对整个系统的验证.该系统主要包括NiosⅡ微处理器和自定义IP模块,通过自定义IP弥补了NiosⅡ处理器运算能力的不足.实验结果表明,实现了MELP解码系统的实时处理.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭立	中国科学技术大学电子科学与技术系	203	1655	20.0	30.0
2	杨帆	中国科学技术大学电子科学与技术系	180	1565	19.0	33.0
3	高路	中国科学技术大学电子科学与技术系	18	182	6.0	13.0
4	韩琼磊	中国科学技术大学电子科学与技术系	4	8	2.0	2.0