一种时钟恢复算法的FPGA实现

• 作者: 何奎龙 王黎明 苗东
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: 时钟恢复 现场可编程门阵列 法罗结构 加德纳算法
• 年，卷（期）: 2010,（8）
• 页码范围: 67-69
• 分类号: TN914
• 字数: 1828字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2010.08.024

摘要

给出一种基于全数字接收机的加德纳时钟恢复算法的FPGA实现方法.首先分析了该算法的系统结构及论述各个模块的作用,然后简要给出每个模块的硬件实现方法,其次用MATLAB对该算法进行仿真并给出仿真结果,结果表明该算法是可行的,最后在ISE9.1环境下编写Verilog HDL代码和测试激励,用ModelSim对该算法进行硬件仿真验证.结果表明这种算法时钟抖动小,同步时间快,定时精度高,硬件实现比较简单.该成果已经成功运用在某项目中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王黎明		1	6	1.0	1.0
2	苗东		8	84	4.0	8.0
3	何奎龙		2	6	1.0	2.0