组合电路中考虑串扰的布尔过程波形模拟

• 作者: 李华伟 黄海
• 来源期刊: 科技与创新
• 关键词: 集成电路 波形模拟 布尔过程 串扰
• 年，卷（期）: 2010,（32）
• 页码范围: 173-175
• 分类号: TP302
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2010.32.068

摘要

现代集成电路具有很高的工作频率和严格的定时特性,要求数字系统模拟器不仅可以模拟电路的逻辑行为,而且可以精确地模拟电路的定时特性.伴随着集成电路的工艺尺寸越来越小,串扰对电路的功能与定时的影响越来越突出,数字系统模拟器必须考虑串扰的影响.本文基于布尔过程,提出考虑串扰时延效应的波形模拟方法,分析了该方法的理论基础,给出了主要算法思想、Hspice验证及实验结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李华伟	中国科学院计算技术研究所	55	595	14.0	22.0
2	黄海	湘潭大学信息工程学院	6	22	3.0	4.0