基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
按序处理器凭借其在低成本、低功耗和高可扩展能力等方面的优势,越来越多地应用于多核处理器中.为进一步满足单线程程序的性能需求,有效提升按序处理器的访存性能至关重要.本文面向典型的单发射按序处理器提出一种高能效的预执行机制,充分利用预执行过程中的有效访存结果与计算结果加速程序的执行.为达到高能效的目标,一方面,本文提出基于收益预测的预执行动态调整策略,该策略采用三种收益预测方法来识别并避免无收益的预执行阶段.另一方面,本文采用基于信心估计的转移预测机制对预执行期间无法及时判定的转移指令进行优化.实验结果表明,在平均情况下,本文方法将基础处理器的性能提升24.14%,而能耗仅增加4.3l%.与已有的两种预执行方法相比,本文方法在获取可比的性能优化效果的同时,能耗开销分别降低7.72%和10.72%,从而使能效性分别提高10.3%和11.39%.
推荐文章
面向按序执行处理器的预执行指导的数据预取方法
数据预取
预执行
访存延迟包容
按序执行处理器
一种面向嵌入式处理器的昏睡子块唤醒方法
Cache
漏功耗优化
子块划分
预唤醒
一种面向众核处理器的嵌套循环多维并行识别方法
多维并行识别
众核处理器
自动并行化
嵌套循环
一种面向微处理器验证的分层随机激励方法
分层
随机
激励
微处理器
功能
验证
约束
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高能效的面向单发射按序处理器的预执行机制
来源期刊 电子学报 学科 工学
关键词 单发射按序处理器 预执行 访存延时包容
年,卷(期) 2011,(2) 所属期刊栏目
研究方向 页码范围 458-463
页数 分类号 TP302.7
字数 5326字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 程旭 北京大学微处理器研究开发中心 85 436 11.0 16.0
2 佟冬 北京大学微处理器研究开发中心 51 284 8.0 14.0
3 王箫音 北京大学微处理器研究开发中心 7 11 2.0 2.0
4 党向磊 北京大学微处理器研究开发中心 5 11 2.0 3.0
5 冯毅 北京大学微处理器研究开发中心 5 25 3.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (7)
节点文献
引证文献  (3)
同被引文献  (1)
二级引证文献  (3)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(3)
  • 参考文献(3)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(2)
  • 引证文献(0)
  • 二级引证文献(2)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
单发射按序处理器
预执行
访存延时包容
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子学报
月刊
0372-2112
11-2087/TN
大16开
北京165信箱
2-891
1962
chi
出版文献量(篇)
11181
总下载数(次)
11
总被引数(次)
206555
论文1v1指导