层次化芯片设计中的Slew违规避障修正方法

• 作者: 孙赛赛 杨磊
• 来源期刊: 山东农业大学学报（自然科学版）
• 学科: 工学
• 关键词: 层次化物理设计 布局布线 避障 专用集成电路
• 年，卷（期）: 2012,（2）
• 页码范围: 271-275
• 分类号: TP273
• 字数: 3500字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-2324.2012.02.023

摘要

芯片层次化物理设计给布局布线、时序收敛都带来了很大挑战.在顶层布局布线阶段,子模块相当于障碍物,当连线遇到较大障碍阻挡时,EDA工具不能够妥善处理,从而遗留较多Capacitance/Slew违规.本文从工程中遇到的实际问题出发,提出了一种Capacitance/Slew避障修正的方法,并在多个基于45nm及65nm 工艺节点的专用集成电路项目上成功应用.实验结果表明,该方法能够快速修正因障碍导致的Capacitance/Slew违规,加快芯片上市时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨磊	山东农业大学信息科学与工程学院	12	46	4.0	6.0
2	孙赛赛	泰山医学院信息工程学院	7	5	2.0	2.0