基于FPGA的高速采样缓存系统的设计与实现

• 作者: 郑争兵
• 来源期刊: 计算机应用
• 学科: 工学
• 关键词: 双时钟先进先出 现场可编程门阵列 高速采样 乒乓操作 外部存储器接口
• 年，卷（期）: 2012,（11）
• 所属期刊栏目: 典型应用
• 页码范围: 3259-3261
• 分类号: TN92
• 字数: 2579字
• 语种: 中文
• DOI: 10.3724/SP.J.1087.2012.03259

摘要

为了提高高速数据采集系统的实时性,提出一种基于FPGA+ DSP的嵌入式通用硬件结构.在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速.高速采样缓存器采用QuartusⅡ9.0软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出.测试结果表明:在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑争兵	陕西理工学院物理与电信工程学院	31	290	10.0	15.0