基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
用一般时序逻辑电路的设计方法设计米里型序列检测电路中存在一些问题,在没有检测到序列时就输出了检测到信号,系统工作出现不正常.分析了存在错误输出的原因之后,提出了一种通过调整输入序列使其与时钟同步,改进状态装换表的设计,以确保系统正常工作的米里型序列检测的设计方法,这种方法有效克服了米里型序列检测的问题,并对米里型时序逻辑电路的设计有通用性.
推荐文章
突发错误检测重数分配算法及其电路设计
里德所罗门码
重数分配
混合信道建模
突发错误
电路设计
基于FPGA的同步时钟报文检测电路的设计
IEEE 1588协议
MII接口
网络时钟同步
同步报文检测
基于m序列同步的FPGA实现
m序列
同步
FPGA
DPSK
用插入法解决堆栈输出问题
插入因子
插入法
出栈序列
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 同步米里型序列检测电路的错误输出问题
来源期刊 电子器件 学科 工学
关键词 数字电路设计 串行数据检测 同步 米里型 时序逻辑电路
年,卷(期) 2013,(5) 所属期刊栏目 电子电路设计分析及应用
研究方向 页码范围 700-703
页数 4页 分类号 TP331.2
字数 2005字 语种 中文
DOI 10.3969/j.issn.1005-9490.2013.05.026
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘向军 华北电力大学电气与电子工程学院 25 272 11.0 16.0
2 王兆东 华北电力大学电气与电子工程学院 8 47 3.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (6)
共引文献  (20)
参考文献  (5)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1966(2)
  • 参考文献(0)
  • 二级参考文献(2)
1990(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(2)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
数字电路设计
串行数据检测
同步
米里型
时序逻辑电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
论文1v1指导