原文服务方: 微电子学与计算机       
摘要:
提出了一种面积优化的RS(reed-solomon)解码器的设计方法。其运用一种改进的ME(Modified Euclide-an)算法求解关键方程模块,其它模块采用迭代结构。该方法减少了解码器中伽罗法域乘法器的使用,缩减了硬件规模。基于TSMC 90nm标准单元库的实现结果显示该文设计的解码器规模约为24000门,与同类设计相比规模最大可缩减36%。
推荐文章
基于FPGA的RS(255,223)编码器的设计
RS码
编码器
FPGA
CCSDS
RS(255,223)译码器的设计与FPGA实现
RS译码器
MEA算法
FPGA
基于FPGA的RS(255,223)译码器的设计
RS码
时域译码
FPGA
CCSDS
适用于CCSDS标准的RS(255,223)码编码器设计
编码
现场可编程门阵列
RS码编码器
并行乘法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 10G EPON 中面积优化的 RS(255,223)解码器设计
来源期刊 微电子学与计算机 学科
关键词 里德所罗门码 ME算法 RS(255 ,223) 10G EPON
年,卷(期) 2013,(7) 所属期刊栏目
研究方向 页码范围 163-166
页数 4页 分类号 TN403
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘辉华 电子科技大学电子科学技术研究院 13 57 4.0 7.0
2 兰天 电子科技大学电子科学技术研究院 2 5 2.0 2.0
3 杨改改 电子科技大学电子科学技术研究院 2 9 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (3)
参考文献  (4)
节点文献
引证文献  (3)
同被引文献  (3)
二级引证文献  (4)
1985(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(2)
  • 参考文献(0)
  • 二级参考文献(2)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(3)
  • 参考文献(1)
  • 二级参考文献(2)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(2)
  • 引证文献(2)
  • 二级引证文献(0)
2018(2)
  • 引证文献(0)
  • 二级引证文献(2)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
里德所罗门码
ME算法
RS(255 ,223)
10G EPON
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
论文1v1指导