作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
推荐文章
八位微处理器系统级设计中的多时钟实现方法
嵌入式系统
微处理器
系统级设计
多时钟
五级流水线RISC-V处理器的研究与性能优化
RISC-V
5级流水线
性能
CoreMark
存储架构
AHB
基于FPGA的FFT处理器的设计与实现
FFT
FPGA
基4算法,硬件实验结果
可重构处理器阵列的系统级建模研究
粗粒度可重构体系结构
处理器阵列
SystemC事务级建模
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 实现与处理器亚微秒级互联的机会
来源期刊 EDN CHINA 电子技术设计 学科 工学
关键词 处理器 互连 10Gb以太网 Rapid1IO
年,卷(期) 2013,(8) 所属期刊栏目
研究方向 页码范围 32-34,36,38,40
页数 6页 分类号 TP332
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
处理器
互连
10Gb以太网
Rapid1IO
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
EDN CHINA 电子技术设计
其它
出版文献量(篇)
394
总下载数(次)
3
总被引数(次)
0
论文1v1指导