基于数组分块的FPGA高级综合编译优化算法

• 作者: 崔秀海 张茉莉 李园强 杨海钢
• 来源期刊: 计算机应用研究
• 关键词: 现场可编程门阵列 高级综合 数组分块 编译优化
• 年，卷（期）: 2013,（11）
• 所属期刊栏目: 软件技术研究
• 页码范围: 3349-3352
• 页数: 4页
• 分类号: TP301.6
• 语种: 中文
• DOI: 10.3969/j.issn.1001-3695.2013.11.037

摘要

针对FPGA高级综合中提高矩阵存储并行的问题,提出了一种基于数组分块的编译优化算法,用来优化以矩阵乘法为代表的矩阵应用.算法在LLVM编译器架构下对访存密集的数组进行分块,然后对迭代空间进行对应的合并,最后修改迭代空间与数据空间之间的数据访问.与AutoESL循环展开算法的实验对比表明,在分块数目最优的情况下,矩阵乘法电路的延时平均被降低46％,资源平均被降低39％.因而该基于数组分块的高级综合编译优化算法能有效降低电路延时和资源使用量.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨海钢	中国科学院电子学研究所可编程芯片与系统研究室	134	485	10.0	15.0
2	李园强	中国科学院电子学研究所可编程芯片与系统研究室	2	10	2.0	2.0
3	崔秀海	中国科学院电子学研究所可编程芯片与系统研究室	10	66	5.0	7.0
4	张茉莉		5	40	5.0	5.0