基于Verilog HDL的微处理器ALU运算流水线设计

• 作者: 冯刚 庞琳琳 蔡冬玲
• 来源期刊: 数字技术与应用
• 学科: 工学
• 关键词: Verilog HDL 微处理器 ALU流水线
• 年，卷（期）: 2014,（4）
• 所属期刊栏目: 设计开发
• 页码范围: 159-160
• 页数: 2页
• 分类号: TP334
• 字数: 1687字
• 语种: 中文

摘要

本文使用硬件描述语言Verilog HDL设计了一个ALU运算流水线，包括接口、FIFO模块、ALU模块和测试环境等，有助于提高微处理器的运算效率，为通过先进的描述手段设计微处理器打下良好的基础。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	冯刚		22	17	3.0	3.0
2	蔡冬玲		25	63	3.0	7.0
3	庞琳琳		2	1	1.0	1.0