一种应用于全数字锁相环的小数分频器设计

• 作者: 李巍 赵远新
• 来源期刊: 复旦学报（自然科学版）
• 学科: 工学
• 关键词: 全数字锁相环 小数分频器 可变延时单元
• 年，卷（期）: 2015,（2）
• 所属期刊栏目: 微电子科学
• 页码范围: 148-155,167
• 分类号: TN772
• 语种: 中文

摘要

文章针对宽带全数字锁相环(All-Digital Phase-Locked Loop,ADPLL)架构的频率综合器设计了一种适合的宽分频范围的小数分频器.由于经典的宽分频范围的小数分频器结构在边界处会发生失效,文章在分析其他解决方案的同时,提出了利用可变延时单元进行固定相位校准的解决方法.本设计的可变分频比分频器分频比范围为32～127,输入频率为1.8～3.7 GHz,面积为0.46 min×0.24 mm.测试结果显示,本设计有效地解决了经典宽分频范围的小数分频器结构在边界处会发生失效的问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李巍	复旦大学专用集成电路与系统国家重点实验室	52	197	7.0	12.0
2	赵远新	复旦大学专用集成电路与系统国家重点实验室	1	2	1.0	1.0