一种65 nm CMOS工艺的6-bit时间交替ADC设计

• 作者: 叶园
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 模数转换器(ADC) 互补金属氧化物半导体(CMOS) 数字校准 时间交替
• 年，卷（期）: 2015,（5）
• 所属期刊栏目: 固态电子器件及材料
• 页码范围: 1008-1013
• 页数: 6页
• 分类号: TM432
• 字数: 3410字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2015.05.009

摘要

描述了一种改进计时的基于65 nm CMOS工艺的6 bit流水线模数转换器(ADC)实例.采用4个通道均由一个标有刻度的全动态流水线式二分查找(PLBS)架构,并在折叠前端采用基于25％工作周期的计时同步方案,可将ADC转换率提高至3Gsample/s,其功率损耗为4.1 mW.ADC实测结果,在低输入频率条件下测得的无杂散动态范围(SFDR)和信噪失真比(SNDR)分别为44.1 dB和31.2 dB.与类似高速ADC相比,该设计将PLBS架构的速度提高了60％,同时也提高了ADC的功率效率.模数转换器原型核心电路面积为250 μm× 120 μm.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	叶园		21	18	3.0	3.0