基于65 nm CMOS工艺的D波段功率放大器设计

• 作者: 孙玲玲 苏国东 高向红
• 来源期刊: 杭州电子科技大学学报（自然科学版）
• 关键词: D波段 CMOS 功率放大器 中和 变压器
• 年，卷（期）: 2017,（6）
• 页码范围: 5-8,35
• 页数: 5页
• 分类号: TN402
• 语种: 中文
• DOI: 10.13954/j.cnki.hdu.2017.06.002

摘要

基于65 nm CMOS工艺,研究和设计了一款四级全差分结构的D波段功率放大器芯片.采用交叉耦合电容中和技术抵消了硅基CMOS晶体管栅漏寄生电容,提高了放大器的增益和稳定性.通过优化输入输出巴伦和级间变压器,功率放大器的增益和输出功率得到了显著改善.仿真结果显示,在1.2 V的电源电压下,工作在140 GHz的功率放大器的功率增益为16.7 dB,饱和输出功率为11.3 dBm,输出1 dB压缩点为7.0 dBm,功耗为130 mW.芯片面积为500μm×455μm.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙玲玲	杭州电子科技大学射频电路与系统教育部重点实验室	68	213	8.0	9.0
2	高向红	杭州电子科技大学射频电路与系统教育部重点实验室	1	0	0.0	0.0
3	苏国东	杭州电子科技大学射频电路与系统教育部重点实验室	3	1	1.0	1.0