基于过采样 CDR 的4B/5B 编码的设计与实现

• 作者: 刘忠坤 李业丽 陆利坤
• 来源期刊: 计算机应用与软件
• 学科: 工学
• 关键词: 4B/5B 编码 过采样 时钟数据恢复 Verilog 语言
• 年，卷（期）: 2015,（10）
• 所属期刊栏目: 嵌入式软件与应用
• 页码范围: 227-230
• 页数: 4页
• 分类号: TP3
• 字数: 2410字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-386x.2015.10.054

摘要

为改善 IEEE1394b 串行总线上传输信息的可靠性，满足设计需求的误码率，其关键在于数字通信系统中串行传输数据编码方式的选择。对此，采用4B／5B 编码方式，并给出一种过采样技术的时钟数据恢复的方法对4B／5B 进行编译码。首先对过采样技术的时钟数据恢复方法过程进行讨论，指出恢复数据时钟是设计的难点。在此基础上建立总体设计框架，从而提高数据传输效率。通过应用 Altera 公司 CycloneⅢ系列的 FPGA 芯片，在开发软件 QuartusⅡ上实现4B／5B 编译码仿真。最后给出仿真波形，验证在过采样技术的时钟数据恢复的方法下的编码方式的可实现性和可靠性。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李业丽	北京印刷学院信息工程学院	45	164	7.0	11.0
2	陆利坤	北京印刷学院信息工程学院	21	82	5.0	8.0
3	刘忠坤	北京印刷学院信息工程学院	2	5	1.0	2.0