采用并行8b/10b编码的JESD204B接口发送端电路设计

• 作者: 李梁 李长庆 程军 龚燎
• 来源期刊: 微电子学与计算机
• 关键词: JESD204B 8b/10b编码 并行编码 接口系统
• 年，卷（期）: 2017,（8）
• 页码范围: 70-75
• 页数: 6页
• 分类号: TN4
• 语种: 中文

摘要

为解决高速数据采样器采样数据的准确传输问题,对高速串行数据传输协议JESD204B进行了研究和设计.采用了一种名为并行编码的8b/10b编码电路,以减轻系统时钟的负担,提高数据传输速率,完成了发生器接口电路的设计.文中使用Altera公司的Arria V GT FPGA开发板和QUARTUS II的静态时序分析工具对所设计的接口电路和并行编码结构进行了验证和分析.结果表明设计的接口电路功能正确,性能满足高速数据传输的要求;并行8b/10b编码电路可以显著提高数据传输率,降低系统时钟的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	程军	西安交通大学微电子学院	20	176	8.0	13.0
2	李长庆	西安交通大学微电子学院	1	9	1.0	1.0
3	李梁	中国电科集团第24研究所模拟集成电路重点实验室	1	9	1.0	1.0
4	龚燎	西安交通大学微电子学院	1	9	1.0	1.0