原文服务方: 微电子学与计算机       
摘要:
本文设计并实现了一种四路并行的8B/10B编码电路,通过了NCVerilog仿真验证,在某65 nm工艺库下工作频率可达405 MHz,可支持16.2Gbps的串行数据传输速率,占用逻辑资源面积1832 μm2,并作为JESD204B协议中的8B/10B编码模块已应用于某高速ADC芯片的SerDes接口电路中.经实际电路测试,本设计达到了JESD204B协议标准的12.5Gbps最高传输速率要求.
推荐文章
采用并行8b/10b编码的JESD204B接口发送端电路设计
JESD204B
8b/10b编码
并行编码
接口系统
一种新的8B/10B 编码器设计
8B/10B 编码
逻辑优化
游程值
8B/10B 编码器新型算法结构的设计与实现
8B/10B
并行编码
游程值
高速通信
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种用于JESD204B协议的8B/10B并行编码电路设计与实现
来源期刊 微电子学与计算机 学科
关键词 JESD204B 8B/10B编码 四路并行 SerDes
年,卷(期) 2020,(6) 所属期刊栏目
研究方向 页码范围 35-39
页数 5页 分类号 TP3
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 季惠才 中国电子科技集团公司第五十八研究所 18 68 4.0 7.0
2 万书芹 中国电子科技集团公司第五十八研究所 21 72 5.0 7.0
3 陶建中 江南大学物联网工程学院 18 42 4.0 6.0
7 杨阳 江南大学物联网工程学院 23 34 3.0 5.0
11 王俊杰 江南大学物联网工程学院 3 4 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (23)
共引文献  (11)
参考文献  (5)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1983(4)
  • 参考文献(1)
  • 二级参考文献(3)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(2)
  • 参考文献(0)
  • 二级参考文献(2)
2011(2)
  • 参考文献(0)
  • 二级参考文献(2)
2014(4)
  • 参考文献(0)
  • 二级参考文献(4)
2015(4)
  • 参考文献(1)
  • 二级参考文献(3)
2016(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2018(1)
  • 参考文献(1)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
JESD204B
8B/10B编码
四路并行
SerDes
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
论文1v1指导