NoC边界扫描测试系统硬件设计

• 作者: 全钊锋
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: 片上网络 FPGA 边界扫描 硬件平台
• 年，卷（期）: 2015,（9）
• 所属期刊栏目: 电子? 电路
• 页码范围: 63-66
• 页数: 4页
• 分类号: TN47
• 字数: 2414字
• 语种: 中文
• DOI: 10.16180/j.cnki.issn1007-7820.2015.09.017

摘要

为了解决内部结构日益复杂的片上网络系统故障测试的问题，在研究3×32D－Mesh体系结构的NoC系统、边界扫描测试技术和资源节点故障类型的基础上，以FPGA为核心器件设计边界扫描测试系统。完成了数据采集、频率计、放大器、 SRAM、 IEEE1500 Wrapper等资源节点电路以及资源节点边界扫描链路的接口电路设计，并利用测试软件、信号发生器、万用表和数字示波器，通过边界扫描链路完成对整个硬件设计的测试。测试结果表明该设计性能稳定，为研究NoC系统的边界扫描测试技术提供了硬件平台。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	全钊锋	桂林电子科技大学电子工程与自动化学院	1	1	1.0	1.0