三维堆叠SoC测试规划研究

• 作者: 朱爱军 李智 许川佩
• 来源期刊: 电子测量与仪器学报
• 学科: 工学
• 关键词: GWO 测试规划 SoC测试
• 年，卷（期）: 2016,（1）
• 所属期刊栏目: 学术论文
• 页码范围: 159-164
• 页数: 6页
• 分类号: TP391.72
• 字数: 4209字
• 语种: 中文
• DOI: 10.13382/j.jemi.2016.01.020

摘要

采用硬晶片的三维堆叠SoC测试规划是一个NP hard问题,针对该问题提出了一种采用GWO(grey wolf optimization)的三维堆叠SoC测试规划方法,使得在最大测试引脚数和最大可使用TSV(through silicon vias)数的约束条件下,从而达到三维堆叠SoC测试时间最小化目的.本算法基于群体智能,通过实施攻击等操作,更新Alpha、Beta和Delta进行寻优,从而实现三维堆叠SoC测试规划.本研究以ITC02 Test benchmarks中的典型SoC为实验堆叠对象,实验结果表明本算法相比PSO(particle swarm optimization),能够获得更短的测试时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许川佩	桂林电子科技大学电子工程与自动化学院	124	676	13.0	19.0
3	李智	桂林电子科技大学电子工程与自动化学院	123	891	16.0	23.0
7	朱爱军	桂林电子科技大学电子工程与自动化学院	21	38	4.0	5.0