低功耗高速时钟数据恢复电路

• 作者: 孟时光 杨宗仁
• 来源期刊: 高技术通讯
• 关键词: 低功耗接收端,高速串行接口,时钟数据恢复( CDR)
• 年，卷（期）: 2016,（6）
• 所属期刊栏目: 计算机与通信
• 页码范围: 542-549
• 页数: 8页
• 字数: 4520字
• 语种: 中文
• DOI: 10.3772/j.issn.1002-0470.2016.06.004

摘要

为了降低高速串行接口的时钟数据恢复(CDR)电路的功耗,在研究、分析现有时钟数据恢复结构的基础上,提出了一种新的时钟数据鉴相算法及其电路实现方法.新的电路设计仅使用一个高速采样时钟,比传统的鉴相电路减少一半的采样率,从而减少了前端采样模块的功耗.该鉴相算法采用统计方法减小鉴相时钟的噪声,进而达到很低的误码率.该鉴相算法可使用数字综合的方法实现,工作在较低的频率下,这样便于迁移到不同的工艺中.整个电路使用40nm工艺实现,实际芯片测试数据表明,使用该电路的接收端可以稳定工作在13Gb/s的速率下,功耗达到0.83pJ/bit,误码率低于10E-12.