一种低资源消耗的物理不可克隆函数FPGA设计

• 作者: 刘政林 刘柏均 童乔凌 鲁赵骏
• 来源期刊: 华中科技大学学报（自然科学版）
• 学科: 工学
• 关键词: 物理不可克隆函数 现场可编程逻辑阵列 切片 片间海明距离 片内海明距离
• 年，卷（期）: 2016,（2）
• 所属期刊栏目: 光电与机械工程
• 页码范围: 5-8
• 页数: 4页
• 分类号: TN47
• 语种: 中文
• DOI: 10.13245/j.hust.160202

摘要

针对传统仲裁器物理不可克隆函数（PUF）在 FPGA上实现后唯一性很差，而且资源消耗代价大的问题，在分析FPGA Slice的结构基础上，设计了一种新型结构的仲裁器PUF电路，该电路大幅度地提高了唯一性，大大减少了FPGA的资源消耗，使得仲裁器PU F可应用于FPGA ．基于此提出了一种对传统仲裁器PU F结构改进的方案，利用Slice之间的对称性来提升PU F的唯一性，并充分利用Slice内部的组合逻辑资源以降低资源消耗．实验测量了片间海明距离和片内海明距离，评估了64 bit的仲裁器 PU F电路的唯一性和稳定性，结果表明：改进后的仲裁器PU F非常适合在FPGA上实现，能够降低62．5％的资源消耗，并且唯一性比较接近理想值．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘政林	华中科技大学光学与电子信息学院	100	722	14.0	21.0
2	童乔凌	华中科技大学光学与电子信息学院	28	106	7.0	8.0
3	刘柏均	华中科技大学光学与电子信息学院	1	5	1.0	1.0
4	鲁赵骏	华中科技大学光学与电子信息学院	2	5	1.0	2.0