高性能阵列重构的SAT描述模型

• 作者: 周志德 胡佳 钱俊彦
• 来源期刊: 桂林电子科技大学学报
• 学科: 工学
• 关键词: 重构 可满足性 超大规模集成处理器阵列 容错
• 年，卷（期）: 2017,（1）
• 页码范围: 40-43
• 页数: 4页
• 分类号: TP301.6
• 字数: 4066字
• 语种: 中文

摘要

为了降低容错处理器阵列的能耗开销,提出一种基于可满足性(SAT)的高性能阵列的可满足性模型.该方法通过结合可满足性的思想,将含故障单元的处理器阵列重构问题转换为关于逻辑列的组合优化问题,并使用布尔逻辑表达式将逻辑列的组合优化表示为高性能阵列的 可满足性模型.分析表明,在该可满足性模型的基础上,可通过高效的可满足性求解器快速重构高 性能目标阵列.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	钱俊彦	桂林电子科技大学计算机与信息安全学院	86	238	9.0	10.0
2	胡佳	桂林电子科技大学计算机与信息安全学院	1	0	0.0	0.0
3	周志德	桂林电子科技大学计算机与信息安全学院	1	0	0.0	0.0