一种基于FPGA的异步FIFO设计方法

• 作者: 黄凡
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: FIFO设计 FPGA芯片 数据存储 数据采集 时序 时钟同步
• 年，卷（期）: 2017,（1）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 23-26,32
• 页数: 5页
• 分类号: TN368.1
• 字数: 2432字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2017.01.007

摘要

设计完成了一种基于FPGA的异步FIFO,运用Verilog HDL高级可编程语言和原理图相结合的设计方法实现FIFO读、写控制算法和数据查询、存储中断模块.运用时钟同步技术,解决了FIFO设计中亚稳态和竞争冒险的难点.最后采用QuartusII9.0设计仿真验证了该设计,测试结果表明该方案工作原理简单,性能稳定可靠.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄凡		7	10	1.0	3.0