基于40nm CMOS工艺的低杂散低噪声亚采样锁相环设计

• 作者: 曾铭 林福江 王宇涛
• 来源期刊: 微型机与应用
• 学科: 工学
• 关键词: 亚采样 参考杂散 锁相环 BFSK效应 低杂散
• 年，卷（期）: 2017,（16）
• 所属期刊栏目: 硬件与结构
• 页码范围: 33-36,40
• 页数: 5页
• 分类号: TN43
• 字数: 2196字
• 语种: 中文
• DOI: 10.19358/j.issn.1674-7720.2017.16.010

摘要

基于SMIC 40 nm CMOS工艺,设计了一款应用于2.4 GHz的高性能低杂散低噪声亚采样锁相环(SSPLL).压控振荡器(VCO)的输出直接被参考时钟信号采样,实现了核心环路无分频器.使用互补开关对和Dummy采样器消除了BFSK效应,减少了参考杂散.同时,通过自偏置缓冲器的隔离作用进一步减少了杂散.可调死区产生电路加速了锁定建立过程.后仿结果表明,该SSPPL在1.1V的电源电压下核心电路功耗为5.84 mW,在50 MHz的频偏处参考杂散为-84.56 dBc,带内相位噪声为-125 dBc/Hz@1 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林福江	中国科学技术大学信息科学技术学院	44	42	3.0	4.0
2	王宇涛	中国科学技术大学信息科学技术学院	3	5	2.0	2.0
3	曾铭	中国科学技术大学信息科学技术学院	2	3	1.0	1.0