基于有限状态机的高速串口通信收发器的FPGA设计

• 作者: 冯建文 陈孟春
• 来源期刊: 计算机应用与软件
• 学科: 工学
• 关键词: 有限状态机 高速串行通信 收发器 FPGA
• 年，卷（期）: 2017,（12）
• 所属期刊栏目: 网络与通信
• 页码范围: 178-183
• 页数: 6页
• 分类号: TP331.2
• 字数: 3434字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-386x.2017.12.034

摘要

针对在多任务操作系统环境下串口通信实时性和高速性受到影响的问题,提出一种基于有限状态机的高速串口通信收发器的FPGA实现方法.串口通信收发器由波特率发生器、发送模块、接收模块和控制与状态四个模块构成,波特率发生器使用锁相环对输入时钟进行倍频和分频;接收模块和发送模块分别使用一个四状态和两状态的有限状态机实现.仿真和实测结果表明,设计的FPGA串口收发器模块电路工作稳定,速度可以达到3 Mbit/s.由于FPGA的高度并行性和有限状态机的稳定性,使用有限状态机实现的FPGA高速串口通信收发器在工业应用中能保证高速串行通信的实时性和可靠性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	冯建文	杭州电子科技大学计算机学院	17	64	5.0	6.0
2	陈孟春	杭州电子科技大学计算机学院	1	2	1.0	1.0