作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文提出一种多路时钟分配器的设计思想,设计以AD9517为核心,输入1路差分基准频率,利用片内集成锁相环(PLL)和电压控制振荡器(VCO)资源,可产生最多12路时钟频率,为后级芯片提供时钟参考.芯片以简单4线同步串行通信方式与MCU完成通信.
推荐文章
10 GHz 扩频时钟发生器的设计
扩频时钟发生器
锁相环
电磁干扰
ΔΣ调制器
基于DDS+PLL技术的高频时钟发生器
直接数字频率合成
锁相环
相位噪声
杂散抑制
10 GHz 低相噪扩频时钟发生器的设计与实现
扩频时钟发生器
锁相环
ΔΣ调制器
相位噪声
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于AD9517的时钟发生器设计
来源期刊 电子世界 学科
关键词 AD9517 时钟分配 串行通信 VCO
年,卷(期) 2017,(12) 所属期刊栏目 技术交流
研究方向 页码范围 152
页数 1页 分类号
字数 961字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 乌云 西南民族大学电气信息工程学院 3 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (6)
参考文献  (4)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(3)
  • 参考文献(1)
  • 二级参考文献(2)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(2)
  • 参考文献(2)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
AD9517
时钟分配
串行通信
VCO
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子世界
半月刊
1003-0522
11-2086/TN
大16开
北京市
2-892
1979
chi
出版文献量(篇)
36164
总下载数(次)
96
总被引数(次)
46655
论文1v1指导