双FIFO的LBE总线与Avalon总线的接口系统设计

• 作者: 史志钊 吕迎迎 苗军民
• 来源期刊: 单片机与嵌入式系统应用
• 学科: 工学
• 关键词: FIFO LBE总线 Avalon总线 IP软核
• 年，卷（期）: 2018,（3）
• 所属期刊栏目: 新器件新技术
• 页码范围: 52-55
• 页数: 4页
• 分类号: TN432
• 字数: 2363字
• 语种: 中文

摘要

为了实现 LBE总线与 Avalon总线设备之间跨时钟域数据交换,设计了桥接在两种总线间的接口 IP 软核.利用Verilog硬件描述语言的层次化设计方法,设计了接口IP核的底层模块,其中包括命令FIFO模块、状态FIFO模块、LBE总线端接口模块和 Avalon总线端接口模块.在FPGA硬件平台上,进行两种总线间的双向数据传输实验.结果表明,采用双FIFO的 LBE总线与 Avalon总线接口系统满足设计要求,能够实现数据的稳定可靠交换.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	史志钊		2	4	2.0	2.0
2	苗军民		1	2	1.0	1.0
3	吕迎迎		1	2	1.0	1.0