基于JESD204B模数数模转换器的雷达数字收发板设计

• 作者: 向石涛
• 来源期刊: 电子技术
• 关键词: 雷达数字收发 高速ADC 高速DAC JESD204B FPGA
• 年，卷（期）: 2018,（5）
• 所属期刊栏目: 电子技术设计与应用
• 页码范围: 62-64
• 页数: 3页
• 字数: 1840字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-0755.2018.05.019

摘要

模数转换器(ADC)和数模转换器(DAC)是雷达收发系统中的关键器件.相比于传统的低电压差分信号(LVDS),基于JESD204B协议的ADC/DAC具有传输速率高、管脚少、布线简单等优势.本文介绍了基于JESD204B协议ADC和DAC的数字收发子板的设计,包括硬件设计和FPGA固件设计,测试了数字收发子板的指标.测试结果表明,该数字收发板通用性好,使用灵活,子板和母板之间串行速率5Gbps下无误码,接收瞬时动态>50dB,发射脉内信噪比>50dB,指标满足系统要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	向石涛		2	1	1.0	1.0