基于JESD204B的高速串行数据收发接口设计

• 作者: 徐凤萍 王巍 龚至诚
• 来源期刊: 指挥控制与仿真
• 学科: 工学
• 关键词: 高速串行协议 JESD204B 数据传输接口设计 FPGA 模数/数模转换器
• 年，卷（期）: 2018,（5）
• 所属期刊栏目: 工程实践
• 页码范围: 129-132
• 页数: 4页
• 分类号: TP368.1
• 字数: 3161字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-3819.2018.05.026

摘要

目前的ADC/DAC多采用并行传输接口,在进行数据采用分析时,存在着串扰高、传输同步困难的一系列难题,为了解决这些问题,推出了以JESD204B为基础的高速串行数据传输接口.接口基于Xilinx公司的Virtex-7系列FPGA为核心控制单元设计电路,对于单通道来讲,其对应的传输速率是6Gb/s,进行有关信息收发检测,证明了传输信息的同步性以及整个方案的可行性.结果证明,基于JESD204B的串行传输办法不仅有效化解了并行传输存在的缺陷,同时有效降低了PCB布线难度,并且节约了成本.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王巍		5	14	2.0	3.0
2	徐凤萍		5	5	2.0	2.0
3	龚至诚	江苏科技大学电子信息学院	2	3	1.0	1.0