基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对同时要求安全性能高和吞吐率高的应用场景,基于支持并行实现的计数器模式SM4算法,提出一种高性能、可扩展的电路结构.该结构分离了控制平面和数据平面,并对数据平面进行了参数化,使得电路性能可依据吞吐率需求进行扩展.通过该结构,既可保障数据的安全性能,又可保证较高的吞吐率.FPGA实现结果显示,单通道设计的吞吐率可达14.647 Gbit/s,而资源开销仅为7423 ALMs.在0.18μm CMOS工艺下进行综合的芯片面积为0.271 mm2.
推荐文章
SM4算法 CBC 模式的高吞吐率 ASIC 实现
SM4
CBC 模式
高吞吐率
ASIC 实现
DES和SM4算法的可重构研究与实现
DES算法
SM4算法
可重构
S盒
安全
基于功耗感知隐藏技术的SM4算法S盒的实现
SM4算法
S盒
PAH技术
补偿方案
自动化设计实现流程
基于复合域的SM4算法的设计与实现
SM4
S盒
复合域
正则基
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 SM4算法CTR模式的高吞吐率ASIC实现
来源期刊 电子器件 学科 工学
关键词 加密 SM4算法 ASIC实现 CTR模式 高吞吐率
年,卷(期) 2019,(1) 所属期刊栏目 电子电路设计分析及应用
研究方向 页码范围 173-177
页数 5页 分类号 TP309.7
字数 3474字 语种 中文
DOI 10.3969/j.issn.1005-9490.2019.01.033
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 唐中剑 重庆青年职业技术学院信息工程系 9 6 2.0 2.0
2 王泽芳 重庆青年职业技术学院信息工程系 7 21 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (48)
共引文献  (33)
参考文献  (8)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(3)
  • 参考文献(0)
  • 二级参考文献(3)
2008(7)
  • 参考文献(0)
  • 二级参考文献(7)
2009(4)
  • 参考文献(0)
  • 二级参考文献(4)
2010(3)
  • 参考文献(0)
  • 二级参考文献(3)
2011(4)
  • 参考文献(0)
  • 二级参考文献(4)
2012(7)
  • 参考文献(0)
  • 二级参考文献(7)
2013(6)
  • 参考文献(1)
  • 二级参考文献(5)
2014(7)
  • 参考文献(0)
  • 二级参考文献(7)
2015(3)
  • 参考文献(1)
  • 二级参考文献(2)
2016(7)
  • 参考文献(4)
  • 二级参考文献(3)
2017(2)
  • 参考文献(2)
  • 二级参考文献(0)
2019(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
加密
SM4算法
ASIC实现
CTR模式
高吞吐率
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
论文1v1指导