IBIS Plus模型在DDR I/O抖动分析中的应用

• 作者: 万超 于全东 王海三 白春蕾 郭胤
• 来源期刊: 中国集成电路
• 关键词: DDR接口 SSN IBISPlus 抖动分析
• 年，卷（期）: 2019,（1）
• 所属期刊栏目: 设计
• 页码范围: 65-68,85
• 页数: 5页
• 字数: 1648字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-5289.2019.01.011

摘要

在高速并联数字接口的设计中,如DDR接口,SimultaneouslySwitchingNoise(SSN)可能会引起系统的噪声或时序裕量的减小,从而影响系统性能,故是一种需要认真分析的现象.在分析中,PISI仿真常用的I/O Buffer Information Specification(IBIS)模型并不能表征SSN导致的抖动,而通常的SSN分析方法是使用I/O的Spice模型进行系统级的仿真,其往往存在仿真时间极长、仿真收敛困难的问题.在本文中,IBIS Plus模型被产生和验证,并应用到了对DDR接口的SSN和抖动分析中.结果表明,IBISPIus模型具有仿真精度高、仿真时间短、仿真收敛性好的优点,其为高速数字接口的SSN和抖动分析提供了一种新的高效可靠的的方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王海三		1	0	0.0	0.0