嵌入式GPU中U型存储布局tile缓存的设计与实现

• 作者: 张丽果 杜慧敏 郝武 黄世远
• 来源期刊: 微电子学与计算机
• 关键词: 嵌入式GPU tile缓存 U型布局
• 年，卷（期）: 2019,（3）
• 页码范围: 91-95
• 页数: 5页
• 分类号: TP399
• 语种: 中文

摘要

针对嵌入式GPU tile缓存在线性布局和Z型布局写回时由于地址跨度大而导致cache频繁冲突缺失的问题,设计了一种支持多级U型存储布局的tile缓存,使像素数据写回的地址连续,减少cache的冲突缺失,提高cache命中率.实验结果表明,当配置不同尺寸的tile缓存时,U型布局相对于线性布局cache命中率提高4％～13％,相对于Z型布局cache命中率提高1％～9％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杜慧敏	西安邮电大学电子工程学院	80	354	10.0	13.0
2	张丽果	西安邮电大学电子工程学院	18	86	4.0	8.0
3	郝武	西安邮电大学电子工程学院	2	2	1.0	1.0
4	黄世远	西安邮电大学电子工程学院	2	2	1.0	1.0