FPGA中嵌入式存储器模块的设计

• 作者: 于芳 张会 陈陵都
• 来源期刊: 科技与创新
• 关键词: 嵌入式存储器 静态随机存储器 FPGA 可配置
• 年，卷（期）: 2009,（8）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 185-187
• 页数: 3页
• 分类号: TN492
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2009.08.077

摘要

本文设计了一种基于0.13微米CMOS工艺的FPGA芯片中的嵌入式存储器模块.该容量为18Kh的同步双端口存储模块,可以配置成为只读存储器或静态随机存储器,每个端口有6种数据宽度、3种写操作模式可供选择.采用行为级与晶体管级协同仿真的方法,同时完成模块的功能验证和时序参数的提取.全定制的核心版图经过自动布局布线工具的包装,最终产生适用于特定FPGA芯片的完整版图.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于芳	中国科学院半导体研究所	28	112	6.0	9.0
2	陈陵都	中国科学院半导体研究所	6	32	4.0	5.0
3	张会	中国科学院半导体研究所	5	14	2.0	3.0