平台式FPGA中可重构存储器模块的设计

• 作者: 于芳 刘忠立 段会福 陈陵都
• 来源期刊: 科技与创新
• 关键词: 静态存储器 可重构 三端口存储单元 列选择器 灵敏放大器
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 191-193
• 页数: 3页
• 分类号: TN492
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.02.077

摘要

可重构静态存储器(SRAM)模块是场可编程门阵列(FPGA)的重要组成部分,它必须尽量满足用户不同的需要,所以要有良好的可重构性能.本文设计了一款深亚微米工艺下的16-kb的高速,低功耗双端口可重构SRAM.它可以重构成16Kx1,8Kx2,4Kx4,2Kx8,1Kx16和512x32六种不同的工作模式.基于不同的配置选择,此SRAM可以配置为双端口SRAM,单端口SRAM,ROM,FIFO,大的查找表或移位寄存器,本文完整介绍了该SRAM的设计方法,重点介绍了一种新颖的存储单元电路结构:三端口存储单元,以及用于实现可重构功能的电路的设计方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘忠立	中国科学院半导体研究所	77	412	12.0	14.0
2	于芳	中国科学院半导体研究所	28	112	6.0	9.0
3	陈陵都	中国科学院半导体研究所	6	32	4.0	5.0
4	段会福	中国科学院半导体研究所	1	6	1.0	1.0