基于混合忆阻器-CMOS逻辑的全加器电路优化设计

• 作者: 冯朝文 危波 张波 杨晓阔 蔡理
• 来源期刊: 微纳电子技术
• 学科: 工学
• 关键词: 忆阻器 混合忆阻器-CMOS逻辑 电压阈值 全加器 信号衰减
• 年，卷（期）: 2019,（11）
• 所属期刊栏目: 技术论坛
• 页码范围: 868-874,894
• 页数: 8页
• 分类号: TN431.2
• 语种: 中文
• DOI: 10.13250/j.cnki.wndz.2019.11.002

摘要

将一种电压阈值型压控双极性忆阻器模型与CMOS反相器进行混合设计,实现了“与”、“或”、“与非”、“或非”基本逻辑门.通过构建“异或”逻辑门新结构,提出一种基于混合忆阻器-CMOS逻辑的全加器电路优化设计方案.最后,分析忆阻器参数β,Vt,Ron和Roff对电路运算速度和输出信号衰减幅度的影响,研究了该优化设计的电路功能和特性,经验证模拟仿真结果与理论分析结果具有较好的一致性.研究结果表明:全加器优化设计结构更简单,版图面积更小,所需忆阻器数量减少22.2％,CMOS反相器数量减少50％;增大参数β值可提高运算速度,增大忆阻值比率Roff/Ron可减小逻辑输出信号衰减度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨晓阔	空军工程大学基础部	45	108	6.0	8.0
2	蔡理	空军工程大学基础部	136	382	8.0	11.0
3	冯朝文	空军工程大学基础部	36	108	6.0	8.0
4	张波	空军工程大学基础部	30	165	8.0	11.0
5	危波	空军工程大学基础部	8	3	1.0	1.0