TDI线列型读出电路建立时间问题研究

• 作者: 刘兴新 李冬冰 李敬国 王成刚 王静
• 来源期刊: 激光与红外
• 学科: 工学
• 关键词: TDI线列型读出电路 建立时间 版图
• 年，卷（期）: 2019,（5）
• 所属期刊栏目: 电子电路
• 页码范围: 622-625
• 页数: 4页
• 分类号: TN214
• 字数: 2107字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-5078.2019.05.019

摘要

大规模TDI线列型读出电路在测试中普遍发现建立时间不足,并且,测试结果和仿真结果存在较大差异.读出电路在设计仿真时已充分考虑了电路内部压降、线上阻容寄生的影响以及其他负载效应,但是,在测试中发现,实际电路建立时间是仿真建立时间的2倍,甚至更长.理论上,在应用频率不高的情况下,仿真结果和测试不会出现太大误差.本文针对这一现象,通过大量实验和仿真验证,最终确定线列电路输出级布局布线是造成该问题的关键点所在,通过优化版图提高TDI线列型读出电路的建立时间至1.38 V/30 ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王成刚		17	60	4.0	7.0
2	李敬国		10	38	3.0	6.0
3	刘兴新		10	104	5.0	10.0
4	王静		1	0	0.0	0.0
5	李冬冰		6	4	1.0	1.0