基于FPGA的DDR多数据通道的实现

• 作者: 张晓光 尤文斌 王昊
• 来源期刊: 中国电子科学研究院学报
• 关键词: FPGA 多数据通道 DDR
• 年，卷（期）: 2021,（1）
• 所属期刊栏目: 工程应用|Engineering and Application
• 页码范围: 21-26,38
• 页数: 7页
• 分类号: TN98
• 语种: 中文
• DOI: 10.3969/j.issn.1673-5692.2021.01.004

摘要

鉴于水声信号处理系统向更大的数据量、更大的数据带宽发展现状,现有的数据处理节点无法直接接入万兆网络的情况下,提出了一种基于FPGA的万兆转SRIO的改进方案,该方案以FPGA作为核心,PowerPC作为辅助核心,通过将DDR划分多个数据通道的方式,实现万兆网络数据和SRIO数据的双向交互.该方案将2 GB容量的DDR划分为32个通道,每个通道容量动态调节,通道之间相互独立,读写通道时序要求简单.试验证明该方案系统稳定可靠,实现了DDR的32个数据通道高速读写功能.