基于ANSYS的DDR4 SDRAM信号完整性仿真方法研究

• 作者: 汪振民 张亚兵 陈付锁
• 来源期刊: 微波学报
• 关键词: 双倍数据速率同步动态随机存取存储器 信号完整性 同步开关噪声
• 年，卷（期）: 2021,（4）
• 所属期刊栏目: 学术论文与技术报告|PAPERS AND REPORTS
• 页码范围: 7-10
• 页数: 4页
• 语种: 中文
• DOI: 10.14183/j.cnki.1005-6122.202104002

摘要

半导体技术快速发展,双倍数据速率同步动态随机存取存储器(Double Data Rata Synchronous Dy-namic Random Access Memory,DDR SDRAM)的信号完整性问题已成为设计难点.文中提出了一种基于ANSYS软件和IBIS 5.0模型的DDR4 SDRAM信号完整性仿真方法.利用IBIS 5.0模型中增加的复合电流(Composite Cur-rent)、同步开关输出电流等数据,对DDR4 SDRAM高速电路板的信号完整性进行更准确的仿真分析.仿真结果表明:高速信号在经过印制板走线和器件封装后,信号摆幅和眼图都有明显恶化;在仿真电路的电源上增加去耦电容后,信号抖动和收发端同步开关噪声(Synchronous Switching Noise,SSN)都得到明显改善;在不加去耦电容的情况下,将输入信号由PRBS码换成DBI信号,接收端的同步开关噪声有所改善,器件功耗可以降为原来的一半.