文献搜索-钛学术文献服务平台

刊名：微电子学与计算机

发表时间：2008-05-01

摘要:

提出了锁相环的核心部件压控振荡器(VCO)的一种设计方案.该压控振荡器采用全差分环形压控振荡器结构,其延迟单元使用交叉耦合晶体管对来进行频率调节.基于SMIC 0.18μm CMOS工艺,用Hspice对电路进行了仿真.仿真结果表明,该压控振荡器具有良好的线性度,较宽的线性范围以及高的工作频率,在1.8V的低电源电压下,振荡频率的变化范围为402-873MHz,中心频率在635MHz,功耗仅为6mW,振荡在中心频率635MHz时的均方根抖动为3.91ps.

环形压控振荡器锁相环交叉耦合晶体管对均方根抖动

下载 0

被引 0

 获取原文

2.【期刊】基于CMOS工艺的622 MHz电荷泵锁相环设计

作者：张锋潘敏窦建华

刊名：现代电子技术

发表时间：2006-09-01

摘要:

设计了由饱和区MOS电容调谐的环形压控振荡器(RVCO),并将其用于电荷泵锁相环(CPPLL)电路,其中电荷泵部分采用了能消除过冲注入电流的新型电荷泵电路,并采用SmartSpice软件和0.6 μm混合信号的CMOS工艺参数进行了仿真.仿真结果表明,此锁相环的锁定时间为5.2μs,锁定范围约为100 MHz,输出中心频率622 MHz的最大周对周抖动为71ps,功耗为198 mW.此电荷泵锁相环电路可以应用于STM-1和STM-4两个速率级别的同步数字体系(SDH)系统.

锁相环电荷泵环形压控振荡器锁定范围

下载 0

被引 0

 获取原文

3.【期刊】一种新颖的正交输出伪差分环形VCO的设计

作者：房军梁张长春陈德媛郭宇锋刘蕾蕾方玉明

刊名：南京邮电大学学报（自然科学版）

发表时间：2014-02-01

摘要:

设计了一种基于标准0.18 μm CMOS工艺的4级延迟单元的全差分环形压控振荡器.提出了一种新颖的环形振荡器电路结构,通过结合控制耦合强度与改变负载电阻值的方法,改善了单一技术在有限的电压范围内的调谐线性度,实现整个电压范围内的高调谐线性度;采用双通路技术提高了振荡频率,同时运用交叉耦合正反馈减少输出电平翻转时间,改善相位噪声特性,提高性能.后仿真结果表明,在电源电压为1.8V时,VCO的中心频率为2.8 GHz,核心电路的功耗为18.36 mW,调谐范围为2.05 GHz～3.35 GHz,当频率为2.8 GHz时,相位噪声为-89.6 dBc/Hz@1 MHz.

环形压控振荡器 CMOS 双通路相位噪声线性度

下载 0

被引 4

4.【期刊】采用0.25μm CMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计

作者：陈钰洪志良朱江

刊名：半导体学报

发表时间：2001-08-01

摘要:

提出了一种适用于LVDS驱动器的电荷泵锁相环(PLL)多相时钟生成器的设计方法，特别是在压控环形振荡器(VCO)设计中采用了高温度补偿和高电源抑制比的新技术，使得VCO的固定频率基本不受温度和电源电压变化的影响．采用UMC的0.25μm CMOS工艺模型，在Cadence的环境下用spectreS仿真器模拟，结果表明设计的PLL对于不同的PVT：SSS、TTT、FFF、SFS、FSF(头两个字母表示工艺变化引起的模型参数的变化，第三个字母表示系统工作条件：T为75℃，3.3V；S为125℃，3.0V；F为0℃，3.6V)，均能得到符合标准要求的7相时钟信号，其中VCO固定频率所对应的温度系数为32ppm/℃，电源反射比为0.2%/V．

锁相环多相时钟生成器环形压控振荡器温度补偿电源抑制比

下载 0

被引 8

5.【期刊】一种低抖动电荷泵锁相环的设计?

作者：白杨张万荣江之韵胡瑞心卓汇涵陈昌麟赵飞义

刊名：电子器件

发表时间：2015-03-01

摘要:

采用动态鉴频鉴相器、基于常数跨导轨到轨运算放大器的电荷泵、差分型环形压控振荡器,设计了一种低抖动的电荷泵锁相环。基于SMIC 0.18-μm CMOS工艺,利用Cadence软件完成了电路的设计与仿真。结果表明,动态的鉴频鉴相器,有效消除了死区。新型的电荷泵结构,在输出电压为0.5 V~1.5 V时将电流失配减小到了2%以下。压控振荡器在频率为1 MHz时输出的相位噪声为-94.87 dB在1 MHz,调谐范围为0.8 GHz~1.8 GHz。锁相环锁定后输出电压波动为2.45 mV,输出时钟的峰峰值抖动为12.5 ps。

电荷泵锁相环低抖动常数跨导轨到轨运算放大器环形压控振荡器

下载 0

被引 7

6.【期刊】快速锁定的宽频带CMOS锁相环设计

作者：雷[金監]铭何威邹志革温朝晔

刊名：华中科技大学学报：自然科学版

发表时间：2012-07-01

摘要:

设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围的压控振荡器.该锁相环基于0.25μm CMOS工艺,供电电压为2.5V时,工作范围在960～2 560MHz,功耗为8.9～23.2mW,锁定时间小于12μs.

锁相环快速锁定环形压控振荡器宽频带相位噪声

下载 0

被引 4

7.【期刊】基于CMOS工艺的622 MHz电荷泵锁相环设计

作者：窦建华张锋潘敏

刊名：现代电子技术

发表时间：2006-09-01

摘要:

设计了由饱和区MOS电容调谐的环形压控振荡器(RVCO),并将其用于电荷泵锁相环(CPPLL)电路,其中电荷泵部分采用了能消除过冲注入电流的新型电荷泵电路,并采用SmartSpice软件和0.6 μm混合信号的CMOS工艺参数进行了仿真.仿真结果表明,此锁相环的锁定时间为5.2μs,锁定范围约为100 MHz,输出中心频率622 MHz的最大周对周抖动为71ps,功耗为198 mW.此电荷泵锁相环电路可以应用于STM-1和STM-4两个速率级别的同步数字体系(SDH)系统.

锁相环电荷泵环形压控振荡器锁定范围

下载 0

被引 7

8.【期刊】一种全差分环形压控振荡器的研究与设计

作者：奚素霞

刊名：中国科技成果

发表时间：2009-01-01

摘要:

提出了锁相环的核心部件压控振荡器(VCO)的一种设计方案.该压控振荡器采用全差分环形压控振荡器结构,其延迟单元使用交叉耦合晶体管来进行频率调节.基于SMIC 0.1 8 μm CMOS工艺,用Hspice对电路进行了仿真.仿真结果表明,该压控振荡器具有良好的线性度,较宽的线性范围以及高的工作频率,在1.8V的低电源电压下,振荡频率的变化范围为402～873MHz,中心频率在635MHz,功耗仅为6mw,振荡在中心频率655MHz时的均方根抖动为3.91ps.

环形压控振荡器锁相环交叉耦合晶体管对均方根抖动

下载 0

被引 0

9.【期刊】高速锁相环的核心部件压控振荡器的设计

作者：应一帜范忠

刊名：重庆邮电学院学报(自然科学版)

发表时间：2006-04-01

摘要:

提出了高速锁相环的核心部件压控振荡器(VCO)的一种设计方案,该VCO采用环路振荡器结构,主要由3级电流模驱动逻辑(CSL)反相器延迟单元、Cascode偏置电路以及输出缓冲整形电路这3大部分组成.仿真结果表明采用了CSL结构作为延时单元的压控振荡器具有良好的线性度,较宽的线性范围以及高的工作频率.

高速锁相环压控振荡器(VCO)环形压控振荡器电流模驱动逻辑(CSL)

下载 0

被引 3

10.【期刊】环形压控振荡器的噪声分析

作者：肖轶戴庆元张开伟

刊名：电子器件

发表时间：2007-03-01

摘要:

在振荡器的设计中,为了得到更高性能,分析其相位噪声是十分重要的.利用Razavi对具有普遍意义的品质因数的定义将Leeson针对LC振荡器提出的相位噪声模型应用到环形振荡器上对其进行噪声分析.文中以一个2 GHz环形振荡器为例,采用TSMC 0.25 μm CMOS工艺参数,用Cadence的spectre仿真器进行仿真.电源电压为2.5 V,偏离中心频率1 MHz处的相位噪声为-86.6 dBc/Hz.仿真的结果与噪声模型所的结果基本吻合.

环形压控振荡器相位噪声线性模型时间抖动锁相环延迟单元

下载 0

被引 4

文献类型

学科分类

核心收录

年份

来源